<?xml version="1.0" encoding="UTF-8"?><?xml-stylesheet type="text/xsl" href="static/style.xsl"?><OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd"><responseDate>2026-04-18T16:58:39Z</responseDate><request verb="GetRecord" identifier="oai:riubu.ubu.es:10259/9669" metadataPrefix="ese">https://riubu.ubu.es/oai/request</request><GetRecord><record><header><identifier>oai:riubu.ubu.es:10259/9669</identifier><datestamp>2024-11-07T11:08:19Z</datestamp><setSpec>com_10259_2685</setSpec><setSpec>com_10259_2684</setSpec><setSpec>col_10259_2688</setSpec></header><metadata><europeana:record xmlns:europeana="http://www.europeana.eu/schemas/ese/" xmlns:confman="org.dspace.core.ConfigurationManager" xmlns:doc="http://www.lyncode.com/xoai" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/" xsi:schemaLocation="http://www.europeana.eu/schemas/ese/ http://www.europeana.eu/schemas/ese/ESE-V3.4.xsd">
<dc:title>Descifrando la supercomputación: un viaje a través de arquitecturas comerciales</dc:title>
<dc:creator>Rivas Navazo, Fernando</dc:creator>
<dc:contributor>Universidad de Burgos. Escuela Politécnica Superior</dc:contributor>
<dc:subject>Supercomputación</dc:subject>
<dc:subject>Arquitecturas comerciales</dc:subject>
<dc:subject>AlphaServer</dc:subject>
<dc:subject>Blue Gene/Q</dc:subject>
<dc:subject>Cray T3E</dc:subject>
<dc:subject>Roadrunner</dc:subject>
<dc:subject>Frontier</dc:subject>
<dc:subject>SMP</dc:subject>
<dc:subject>MPP</dc:subject>
<dc:subject>Clusters</dc:subject>
<dc:subject>Interconexión</dc:subject>
<dc:subject>Memoria</dc:subject>
<dc:subject>Control de congestión</dc:subject>
<dc:subject>Rendimiento</dc:subject>
<dc:subject>Procesamiento paralelo</dc:subject>
<dc:subject>Dragonfly</dc:subject>
<dc:subject>Slingshot</dc:subject>
<dc:subject>Infiniband</dc:subject>
<dc:subject>Ethernet</dc:subject>
<dc:subject>Topología de red</dc:subject>
<dc:subject>Informática</dc:subject>
<dc:subject>Computer science</dc:subject>
<dc:subject>8816 - Arquitecturas Paralelas (Parallel Architectures)</dc:subject>
<dc:description>Este podcast explora el fascinante mundo de las supercomputadoras, desmitificando sus complejas arquitecturas. A través de análisis de casos de estudio como AlphaServer, Blue Gene/Q, Cray T3E, Roadrunner y Frontier, comprenderemos las diferentes estrategias empleadas para alcanzar un rendimiento extremo, desde multiprocesadores simétricos (SMP) hasta arquitecturas masivamente paralelas (MPP) y clusters. Descubriremos los entresijos de la interconexión, la gestión de la memoria y los desafíos del control de la congestión en estos sistemas de alto rendimiento.</dc:description>
<dc:date>2024-11-07T09:00:10Z</dc:date>
<dc:date>2024-11-07T09:00:10Z</dc:date>
<dc:date>2024</dc:date>
<dc:type>info:eu-repo/semantics/lecture</dc:type>
<dc:type>info:eu-repo/semantics/acceptedVersion</dc:type>
<dc:identifier>http://hdl.handle.net/10259/9669</dc:identifier>
<dc:language>spa</dc:language>
<dc:rights>info:eu-repo/semantics/openAccess</dc:rights>
<dc:format>audio/wav</dc:format>
<europeana:provider>Hispana</europeana:provider>
<europeana:type>TEXT</europeana:type>
<europeana:rights>http://rightsstatements.org/vocab/CNE/1.0/</europeana:rights>
<europeana:dataProvider>RIUBU. Repositorio Institucional de la Universidad de Burgos</europeana:dataProvider>
<europeana:isShownAt>http://hdl.handle.net/10259/9669</europeana:isShownAt>
</europeana:record></metadata></record></GetRecord></OAI-PMH>