Universidad de Burgos RIUBU Principal Default Universidad de Burgos RIUBU Principal Default
  • español
  • English
  • français
  • Deutsch
  • português (Brasil)
  • italiano
Universidad de Burgos RIUBU Principal Default
  • Ayuda
  • Contacto
  • Sugerencias
  • Acceso abierto
    • Archivar en RIUBU
    • Acuerdos editoriales para la publicación en acceso abierto
    • Controla tus derechos, facilita el acceso abierto
    • Sobre el acceso abierto y la UBU
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    • español
    • English
    • français
    • Deutsch
    • português (Brasil)
    • italiano
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Listar

    Todo RIUBUComunidadesFechaAutor / DirectorTítuloMateria / AsignaturaEsta colecciónFechaAutor / DirectorTítuloMateria / Asignatura

    Mi cuenta

    AccederRegistro

    Estadísticas

    Ver Estadísticas de uso

    Compartir

    Ver ítem 
    •   RIUBU Principal
    • Materiales Docentes
    • Escuela Politécnica Superior
    • Materiales docentes Ingeniería Informática (Grado Presencial y Online y Máster)
    • Ver ítem
    •   RIUBU Principal
    • Materiales Docentes
    • Escuela Politécnica Superior
    • Materiales docentes Ingeniería Informática (Grado Presencial y Online y Máster)
    • Ver ítem

    Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10259/9665

    Título
    Explorando la coherencia de caché en arquitecturas multiprocesador
    Autor
    Rivas Navazo, FernandoAutoridad UBU
    Entidad
    Universidad de Burgos. Escuela Politécnica Superior
    Fecha de publicación
    2024
    Resumen
    Este podcast explora el fascinante mundo de las arquitecturas multiprocesador, centrándose en el desafío crucial de la coherencia de caché. Acompáñanos mientras desentrañamos los entresijos de los sistemas de memoria compartida, desde los modelos UMA y NUMA hasta los protocolos de coherencia como MSI, MESI y MOESI. Descubriremos cómo estos protocolos inteligentes mantienen la consistencia de los datos en un entorno donde múltiples procesadores compiten por recursos. Analizaremos las complejidades de la propagación de escritura, la serialización y los desafíos que plantean la migración de procesos y las operaciones de entrada/salida. A través de ejemplos y análisis, comprenderemos cómo la coherencia de caché impacta directamente en el rendimiento y la estabilidad de los sistemas multiprocesador, impulsando la innovación en áreas como la computación de alto rendimiento y los servidores.
    Asignatura
    8816 - Arquitecturas Paralelas (Parallel Architectures)
    Palabras clave
    Multiprocesador
    Memoria compartida
    Caché
    Coherencia de caché
    UMA
    NUMA
    Protocolos de coherencia
    MSI
    MESI
    MOESI
    Propagación de escritura
    Serialización
    Materia
    Informática
    Computer science
    URI
    http://hdl.handle.net/10259/9665
    Aparece en las colecciones
    • Materiales docentes Ingeniería Informática (Grado Presencial y Online y Máster)
    Ficheros en este ítem
    Nombre:
    Rivas_Navazo-Explorando_coherencia_caché_arquitecturas_multiprocesador.wav
    Tamaño:
    46.44Mb
    Formato:
    WAV
    Descripción:
    Audio en español
    Thumbnail
    Visualizar/Abrir

    Métricas

    Citas

    Academic Search
    Ver estadísticas de uso

    Exportar

    RISMendeleyRefworksZotero
    • edm
    • marc
    • xoai
    • qdc
    • ore
    • ese
    • dim
    • uketd_dc
    • oai_dc
    • etdms
    • rdf
    • mods
    • mets
    • didl
    • premis
    Mostrar el registro completo del ítem