<?xml version="1.0" encoding="UTF-8"?><?xml-stylesheet type="text/xsl" href="static/style.xsl"?><OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd"><responseDate>2026-10-15T08:36:37Z</responseDate><request verb="GetRecord" identifier="oai:riubu.ubu.es:10259/9665" metadataPrefix="dim">https://riubu.ubu.es/oai/request</request><GetRecord><record><header><identifier>oai:riubu.ubu.es:10259/9665</identifier><datestamp>2024-11-07T10:46:15Z</datestamp><setSpec>com_10259_2685</setSpec><setSpec>com_10259_2684</setSpec><setSpec>col_10259_2688</setSpec></header><metadata><dim:dim xmlns:dim="http://www.dspace.org/xmlns/dspace/dim" xmlns:doc="http://www.lyncode.com/xoai" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.dspace.org/xmlns/dspace/dim http://www.dspace.org/schema/dim.xsd">
<dim:field mdschema="dc" element="contributor" qualifier="author" authority="c9486d61-f6f1-4dd3-95f8-64528132830f" confidence="600" orcid_id="">Rivas Navazo, Fernando</dim:field>
<dim:field mdschema="dc" element="contributor" qualifier="other" authority="ea0222ac-883c-403f-b0c0-cd22ae4599cf" confidence="600" orcid_id="">Universidad de Burgos. Escuela Politécnica Superior</dim:field>
<dim:field mdschema="dc" element="date" qualifier="accessioned">2024-11-07T08:49:54Z</dim:field>
<dim:field mdschema="dc" element="date" qualifier="available">2024-11-07T08:49:54Z</dim:field>
<dim:field mdschema="dc" element="date" qualifier="issued">2024</dim:field>
<dim:field mdschema="dc" element="identifier" qualifier="uri">http://hdl.handle.net/10259/9665</dim:field>
<dim:field mdschema="dc" element="description" qualifier="abstract" lang="es">Este podcast explora el fascinante mundo de las arquitecturas multiprocesador, centrándose en el desafío crucial de la coherencia de caché. Acompáñanos mientras desentrañamos los entresijos de los sistemas de memoria compartida, desde los modelos UMA y NUMA hasta los protocolos de coherencia como MSI, MESI y MOESI. Descubriremos cómo estos protocolos inteligentes mantienen la consistencia de los datos en un entorno donde múltiples procesadores compiten por recursos. Analizaremos las complejidades de la propagación de escritura, la serialización y los desafíos que plantean la migración de procesos y las operaciones de entrada/salida. A través de ejemplos y análisis, comprenderemos cómo la coherencia de caché impacta directamente en el rendimiento y la estabilidad de los sistemas multiprocesador, impulsando la innovación en áreas como la computación de alto rendimiento y los servidores.</dim:field>
<dim:field mdschema="dc" element="format" qualifier="mimetype">audio/wav</dim:field>
<dim:field mdschema="dc" element="language" qualifier="iso" lang="es">spa</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Multiprocesador</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Memoria compartida</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Caché</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Coherencia de caché</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">UMA</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">NUMA</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Protocolos de coherencia</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">MSI</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">MESI</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">MOESI</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Propagación de escritura</dim:field>
<dim:field mdschema="dc" element="subject" lang="es">Serialización</dim:field>
<dim:field mdschema="dc" element="subject" qualifier="other" lang="es">Informática</dim:field>
<dim:field mdschema="dc" element="subject" qualifier="other" lang="en">Computer science</dim:field>
<dim:field mdschema="dc" element="subject" qualifier="asignatura" lang="es">8816 - Arquitecturas Paralelas (Parallel Architectures)</dim:field>
<dim:field mdschema="dc" element="title" lang="es">Explorando la coherencia de caché en arquitecturas multiprocesador</dim:field>
<dim:field mdschema="dc" element="type" lang="es">info:eu-repo/semantics/lecture</dim:field>
<dim:field mdschema="dc" element="type" qualifier="hasVersion" lang="es">info:eu-repo/semantics/acceptedVersion</dim:field>
<dim:field mdschema="dc" element="rights" qualifier="accessRights" lang="es">info:eu-repo/semantics/openAccess</dim:field>
</dim:dim></metadata></record></GetRecord></OAI-PMH>