<?xml version="1.0" encoding="UTF-8"?><?xml-stylesheet type="text/xsl" href="static/style.xsl"?><OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd"><responseDate>2026-10-14T07:40:09Z</responseDate><request verb="GetRecord" identifier="oai:riubu.ubu.es:10259/9665" metadataPrefix="marc">https://riubu.ubu.es/oai/request</request><GetRecord><record><header><identifier>oai:riubu.ubu.es:10259/9665</identifier><datestamp>2024-11-07T10:46:15Z</datestamp><setSpec>com_10259_2685</setSpec><setSpec>com_10259_2684</setSpec><setSpec>col_10259_2688</setSpec></header><metadata><record xmlns="http://www.loc.gov/MARC21/slim" xmlns:doc="http://www.lyncode.com/xoai" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dcterms="http://purl.org/dc/terms/" xsi:schemaLocation="http://www.loc.gov/MARC21/slim http://www.loc.gov/standards/marcxml/schema/MARC21slim.xsd">
<leader>00925njm 22002777a 4500</leader>
<datafield tag="042" ind1=" " ind2=" ">
<subfield code="a">dc</subfield>
</datafield>
<datafield tag="720" ind1=" " ind2=" ">
<subfield code="a">Rivas Navazo, Fernando</subfield>
<subfield code="e">author</subfield>
</datafield>
<datafield tag="260" ind1=" " ind2=" ">
<subfield code="c">2024</subfield>
</datafield>
<datafield tag="520" ind1=" " ind2=" ">
<subfield code="a">Este podcast explora el fascinante mundo de las arquitecturas multiprocesador, centrándose en el desafío crucial de la coherencia de caché. Acompáñanos mientras desentrañamos los entresijos de los sistemas de memoria compartida, desde los modelos UMA y NUMA hasta los protocolos de coherencia como MSI, MESI y MOESI. Descubriremos cómo estos protocolos inteligentes mantienen la consistencia de los datos en un entorno donde múltiples procesadores compiten por recursos. Analizaremos las complejidades de la propagación de escritura, la serialización y los desafíos que plantean la migración de procesos y las operaciones de entrada/salida. A través de ejemplos y análisis, comprenderemos cómo la coherencia de caché impacta directamente en el rendimiento y la estabilidad de los sistemas multiprocesador, impulsando la innovación en áreas como la computación de alto rendimiento y los servidores.</subfield>
</datafield>
<datafield tag="024" ind2=" " ind1="8">
<subfield code="a">http://hdl.handle.net/10259/9665</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Multiprocesador</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Memoria compartida</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Caché</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Coherencia de caché</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">UMA</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">NUMA</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Protocolos de coherencia</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">MSI</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">MESI</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">MOESI</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Propagación de escritura</subfield>
</datafield>
<datafield ind1=" " ind2=" " tag="653">
<subfield code="a">Serialización</subfield>
</datafield>
<datafield tag="245" ind1="0" ind2="0">
<subfield code="a">Explorando la coherencia de caché en arquitecturas multiprocesador</subfield>
</datafield>
</record></metadata></record></GetRecord></OAI-PMH>